Der SSD-Controller von Samsung übernimmt die RISC-V-Architektur, um die Abhängigkeit von ARM zu reduzieren

Laut einem Bericht von Wccftech wird Samsungs SSD-Produktlinie der nächsten Generation, die „BM9K1“, einen hauseigenen Controller-Chip verwenden und erstmals einen CPU-Kern auf Basis der RISC-V-Architektur integrieren, wodurch die Abhängigkeit von Arm verringert wird.

Das BM9K1 ist das QLC-Solid-State-Laufwerk der nächsten Generation von Samsung und verfügt über ein einseitiges Single-Chip-Gehäusedesign.Dank PCIe 5.0-Unterstützung erreicht der BM9K1 sequentielle Lesegeschwindigkeiten von bis zu 11,4 GB/s, 1,6-mal schneller als sein Vorgänger, der BM9C1.Samsung hat dieses Laufwerk mit einem hauseigenen RISC-V-basierten Controller ausgestattet, der außergewöhnliche Flexibilität bietet, um individuelle Rechenaufgaben besser zu unterstützen und gleichzeitig die Energieeffizienz im Vergleich zum BM9C1 um 23 % zu verbessern.Den Produkt-Roadmaps zufolge wird der BM9K1 voraussichtlich im Jahr 2027 auf den Markt kommen und zunächst in den Kapazitäten 512 GB, 1 TB und 2 TB erhältlich sein.

Derzeit verlassen sich Mainstream-Mobilprozessoren von Smartphone-Herstellern wie Samsung noch hauptsächlich auf die Arm-Architektur.Beispielsweise verwendet der neueste Exynos 2600 CPU-IP-Kerne, die auf dem Armv9.3-Befehlssatz basieren, was vor allem auf die starken Vorteile des Anwendungsökosystems von Arm im Mobilmarkt, einschließlich Smartphones, zurückzuführen ist.In Bereichen wie eingebetteten Systemen und dem Internet der Dinge (IoT), in denen die Abhängigkeit vom Arm-Ökosystem jedoch geringer ist, ist die quelloffene, offene und skalierbare RISC-V-Architektur – die in den letzten Jahren an Bedeutung gewonnen hat – für viele Hersteller zu einer vorteilhafteren Wahl geworden.

Das Produkt, für das Samsung die RISC-V-Architektur übernimmt, ist ein SSD-Controller, bei dem es sich im Wesentlichen um einen eingebetteten Prozessor handelt, der für die Protokollkonvertierung und Datenübertragung zwischen dem Hostgerät und NAND-Flash verantwortlich ist.Zu seinen Hauptfunktionen gehören: Logical-to-Physical Address Mapping (FTL), Fehlerkorrektur (ECC), Garbage Collection (GC), Wear Leveling, Bad Block Management, Stromverbrauch und Wärmemanagement.

Im Vergleich zu Arm-Befehlssätzen oder Arm-CPU-IP-Kernen, für die Lizenzgebühren anfallen, nutzt RISC-V eine Open-Source-Architektur, die Kostenvorteile und Designflexibilität bietet.Insbesondere bei Produkten wie SSDs, die ein hohes Versandvolumen und einen intensiven Preiswettbewerb aufweisen, trägt die Einführung von RISC-V dazu bei, die langfristigen IP-Kosten zu senken und gleichzeitig die internen Entwicklungskapazitäten zu stärken.

Es ist erwähnenswert, dass auf SSD-Controllern eine vom Hersteller entwickelte proprietäre Firmware ausgeführt wird und kein Betriebssystem, das mit Anwendungen von Drittanbietern kompatibel sein muss.Daher bringt der Architekturübergang keine Probleme mit dem Software-Ökosystem mit sich;Es erfordert lediglich eine Neukompilierung und Optimierung, um zu funktionieren.Im Gegensatz dazu liegen die eigentlichen Herausforderungen in der Leistungsoptimierung und der Überprüfung der Langzeitstabilität, insbesondere bei Speicheranwendungen, die sehr empfindlich auf Datenintegrität und Latenz reagieren.

In der Vergangenheit hat Samsung mehrere Versuche unternommen, RISC-V einzuführen, diese Bemühungen blieben jedoch größtenteils im Demonstrations- oder Teststadium.Mit zunehmender Reife der Toolchains und des Ökosystems bleibt abzuwarten, ob RISC-V weiter in weitere Chipsektoren vordringt oder sogar mobile Prozessorarchitekturen herausfordert.