Marvell bereitet sich auf die Zukunft der Hochgeschwindigkeits-KI-Verbindungen vor und kündigt PCIe 8.0 SerDes-Demonstration an

Marvell hat angekündigt, auf der DesignCon 2026, die vom 24. bis 26. Februar in Kalifornien, USA, stattfindet, eine Reihe von Hochgeschwindigkeits-Verbindungstechnologien für zukünftige KI-Anforderungen vorzustellen.Dazu gehört PCIe 8.0 SerDes (Serializer/Deserializer), das eine Rohbitrate von 256 GT/s unterstützt.

Die PCIe 8.0-Spezifikation befindet sich derzeit in Entwurfsform, die Fertigstellung wird für 2028 erwartet. In einer ×16-Lane-Konfiguration wird PCIe 8.0 1 TB bidirektionale Bandbreite liefern und Hochlastanwendungen wie KI/ML, Hochgeschwindigkeitsnetzwerke und andere datenintensive Arbeitslasten unterstützen.

Marvells PCIe 8.0 SerDes-Demonstration nutzte die AdrenaLINE Catapult-Anschlüsse von TE Connectivity.Auf dieser Ausstellung präsentierte Marvell außerdem eine 40-GB-HBM-D2D-Schnittstelle, ein 224G-LR-SerDes auf Basis einer Copper-in-Common-Package-(CPC)-Verbindung, 200G/Lane-ACC-Kabel, PCIe-6.0-AEC-Kabel und 1,6T-AEC-Kabel.